雙信號(hào)處理器RM9000x2的性能特點(diǎn)及應(yīng)用
RM9000x2CPU子系統(tǒng)包括2個(gè)與E9000MIPS-64（TM）指令集兼容的內(nèi)核，兩者都工作在1GHz。每個(gè)內(nèi)核都有一個(gè)優(yōu)化的高性能高速緩沖存取器結(jié)構(gòu)L1，存儲(chǔ)數(shù)據(jù)和指令，同256KB的L2高速緩存緊密地連接在一起，使與之相連的L2高速緩存可達(dá)512KB。L1高速緩存是在單一CPU周期完成存取，L2高速緩存的存取時(shí)間最佳時(shí)為5個(gè)CPU周期，或1GHz內(nèi)核頻率時(shí)為5ns。雙E9000內(nèi)核通過一個(gè)復(fù)雜的處理器開關(guān)互相連結(jié)在一起，使CPU間的高速緩沖存儲(chǔ)器中的傳輸運(yùn)行于內(nèi)核頻率。高性能的結(jié)構(gòu)提供CPU內(nèi)部64Gbit/s的帶寬，從而解決了高速緩存粘連系統(tǒng)的處理器間數(shù)據(jù)傳輸緩慢的多重處理的老問題。
為促進(jìn)多處理技術(shù)性能，器件采用了5態(tài)高速緩存粘連協(xié)議。5態(tài)MOESI協(xié)議擴(kuò)展了標(biāo)準(zhǔn)MESI協(xié)議的功能，允許一個(gè)處理器能從其它處理器的高速緩存中存取修改過的數(shù)據(jù)。完全的硬件I/O一致性由HT（HyperTransport）和SysAD接口支持，使粘連的I/O器件可直接進(jìn)行內(nèi)存存取，無需軟件干涉。雙CPU內(nèi)核可作為完全高速緩存粘連對(duì)稱多處理器（SMP）工作，或使用硬件強(qiáng)迫保護(hù)機(jī)制以完全獨(dú)立。
責(zé)任編輯：gt